阻抗是指電路對交流電訊號的抵抗程度，包括電阻加上電容和電感效應，因此會隨頻率改變。本文將複雜阻抗與PCB走線行為連結，涵蓋特性阻抗與受控阻抗、計算工具、逐步估計、TDR/VNA檢查、反射與匹配、常見不匹配點，以及PDN/通路阻抗。
阻抗作為交流信號的完全相反
阻抗是電路對交流電（AC）產生的總阻力。它透過加入電容器和電感的效應，擴展了電阻的概念，這些元件儲存並釋放能量。因此，阻抗隨頻率變化，因為電感與電容效應會隨著訊號變慢或變快而增大或縮小。
在方程式中，阻抗以Z表示，並以歐姆（Ω）來測量，就像電阻一樣。對於簡單的串聯RLC電路：
Z = R + jωL− jωC
其中：
• R 是電阻
• L 是電感
• C 為電容
• ω = 2π f為角頻率，f為訊號頻率
交流與直流電路中阻抗與電阻的比較
| 相位 | 阻力（R） | 阻抗（Z） |
|---|---|---|
| 定義 | 反對穩定直流電（DC） | 反對改變交流電（AC） |
| 參與的組件 | 來自電阻 | 來自電阻、電容和電感 |
| 頻率依賴性 | 頻率變化時保持不變（如果溫度穩定） | 隨著訊號頻率升高或降低而改變 |
| 數學形式 | 實數 | 複數：Z = R + jX ，電阻與電抗 |
| 相位關係 | 電壓與電流保持同步 | 電壓與電流可以互相引導或延遲 |
| 在PCB行為中的角色 | 影響穩定功率損失與加熱 | 影響訊號品質、反射、時序及電磁干擾 |
| 測量方式 | 可使用歐姆表或簡單的直流測試測量 | 使用阻抗分析儀、TDR 或 VNA |
複數阻抗及其實數與無功部分
交流電路中的阻抗稱為複數阻抗，因為它包含兩部分：實部件 R 和反應式元件 X。實物部分像電阻一樣，將電能轉化為熱能。反應式部分來自電感和電容器，它們會隨著訊號變化儲存並釋放能量。
感應電抗隨頻率增加而變小，而電容電抗隨頻率增加而變小。它們合起來形成阻抗的基本方程：
Z = R + jX
不同頻率下的阻抗行為
阻抗會隨著訊號頻率變化而改變，因此同一電路在低頻、中頻和高頻下可能會有不同的行為：
• 低頻
電容器幾乎像是間隙，電感則像短連接。阻抗主要由電阻和小漏電路徑決定。
• 中頻
電容器與電感的電抗可能會相互抵消。共振出現在 ωL ≈1ωC 時，導致阻抗 ∣Z∣ 的幅度出現峰值或下降
• 高頻
來自線路、通孔和封裝的寄生電感與電容佔主導地位。微小的佈局變更會改變阻抗，將電路視為分散式系統比簡單的集中模型獲得更好的結果。
PCB走線與傳輸線中的特性阻抗
當訊號快速切換或走線過長時，PCB走線會開始表現得像傳輸線。每條直線均勻的走線都有一個特徵阻抗Z₀，這取決於走線形狀和電路板材質，而非走線的長度。沿路徑匹配此阻抗有助於訊號在不產生強烈反射的情況下傳播。
單端線路的常見目標值為 50 Ω，差分線對則約為 90–100 Ω，視介面標準而定。決定PCB走線特性阻抗的主要因素如下表所示。
| 因數 | 對特性阻抗（Z₀）的影響 |
|---|---|
| 軌跡寬度（W） | 更寬的軌跡→較低（Z₀） |
| 微量厚度（T） | 較厚的銅→略低（Z₀） |
| 介電高度（H） | 參考平面高度越大→越高（Z₀） |
| 介電常數 （Er） | 高（Er）→下（Z₀） |
| 周圍的銅 | 附近的金屬會降低（Z₀）並增加耦合 |
| 結構類型 | 微帶線、條帶線與共面佈局因場形變化而產生不同的（Z₀） |
PCB訊號中的受控阻抗
受控阻抗的PCB是指規劃並製造特定線路，使其阻抗接近目標值，例如50%Ω ±10%。這能防止高速和射頻訊號在電路板上移動時形狀變化過大。
受控阻抗常見於高速序列連結（如 PCIe、USB、HDMI、DisplayPort、乙太網路）、差分對（LVDS、CML、TMDS）、射頻訊號路徑與天線，以及精確時脈線和敏感的類比線路。這些路徑被賦予特殊規則，使其阻抗保持在小範圍內。
對於這些網路，PCB的製造說明包括目標阻抗（單端與差動）、需要控制的網路、規劃的堆疊（材料、厚度與介電常數）、允許的公差（例如±5%或±10%），以及是否需要在每個面板上使用阻抗測試試紙。
阻抗計算方法與工具
| 方法 | 何時使用？準確度 | 優點 | 缺點 | |
|---|---|---|---|---|
| 手型公式 | 快速檢查與粗略規劃 | 中等 | 使用快速，無需軟體 | 使用簡單形狀，忽略許多小效果 |
| 線上計算機 | 早期路線規劃與堆疊規劃 | 很好 | 操作簡單，通常支援常見的 PCB 類型 | 有限的設定，內建的假設你無法更改 |
| 二維場解算器 | 調校重要線路與層次 | 非常高 | 模型、真實的描圖形狀及多種材料 | 需要仔細設定和更多電腦時間 |
| 3D 電磁模擬器 | 研究連接器、通孔與封裝 | 太好了 | 捕捉完整的3D細節與耦合 | 較難學習，模擬時間長 |
| 電路/SPICE 工具 | 檢查完整訊號路徑與品質 | 視資料而定 | 包含驅動程式、追蹤與載入 | 需要精確的模型與 S 參數 |
逐步流動以估算痕跡阻抗
求訊號頻寬
從資料速率或主時脈頻率開始，記錄最高有效頻率 fmax。
估計上升時間
請使用簡單的規則：
TR ≈ 0.35/最大
這大致可以了解訊號邊緣的速度。
計算臨界長度
估計快速邊緣的行進距離如下：
lcrit ≈ tr × vp
其中 vp 是訊號在 PCB 層上的傳播速度。
選擇堆疊層
選擇走線要走的那一層，並記錄介電材料和走跡到參考平面的高度。
使用計算機來計算阻抗
這時，電阻計算器會考慮走線寬度（W）、銅厚度（T）、介電高度（H）以及介電常數εrinto。調整走線寬度或層選，直到計算出的Z0與目標阻抗相符。
設定路由規則
將選定的線寬存為 PCB 佈局工具的規則，讓線路保持接近預定阻抗。
利用TDR與VNA測量真實PCB上的阻抗
這證實了走線寬度、材料和層厚都保持在圖紙上。在真實電路板上測量阻抗的兩種常見工具有：
• 時域反射儀（TDR）
TDR會將非常快速的脈衝送入已知參考阻抗的走線。它觀察這些反射隨時間變化，並將其連結到沿軌跡的位置。這會顯示阻抗變化的位置，例如通孔、連接器、彎曲或寬度偏移處。TDR 測試通常會在每個面板上放置的特殊阻抗試板上進行。
• 向量網路分析儀（VNA）
VNA 測量 S 參數涵蓋多個頻率範圍。從這些中，它可以提取阻抗、回波損耗和插入損耗。這對於頻率行為扮演重要角色的射頻線路、濾波器、天線及電力分配網路非常有用。
阻抗匹配與高速軌跡反射
當負載阻抗 ZL 與線路特性阻抗 Z₀ 不同時，部分訊號會沿線路反射。此反射由反射係數描述：
Γ=（ZL −Z₀）/（ZL+Z₀）
對波形的影響
•Γ =0：完全匹配，無反射
• ∣ Γ ∣ 接近 1：強烈反射，如近開或短
• 中間值 ∣ Γ ∣：部分反射，重塑訊號
| 配對方法 | 說明 |
|---|---|
| 源串聯電阻 | 一個小電阻串聯於驅動器上，以減緩邊緣並更好地匹配線路阻抗 |
| 平行終端 | 從線路到地線或負載處供應軌的電阻，以匹配（Z₀） |
| Thevenin 終止 | 兩個電阻在負載處形成分壓器，因此可見的電阻與線阻抗 |
| 交流耦合 + 終端 | 線路上有串聯電容加上負載端的電阻，在阻擋 DC |
常見的PCB阻抗問題點與解決方法
| 地點 | 阻抗如何不匹配 | 簡單修正 |
|---|---|---|
| 連接器與電纜轉換 | 跡形與介電質的突然變化會使 Z₀ 位移 | 使用受阻抗連接器並保持參考平面連續 |
| 高速網上的通孔 | 每個通孔會增加額外的電感和電容;經過小作品 讓情況更糟 | 限制通孔數量，反鑽未使用的經孔段，並調整防向墊 |
| 平面分割與切斷 | 回流電流被強制繞過間隙，增加環路電感 | 避免分線路由;如有需要，可加裝縫線孔或電容 |
| 頸部下壓與墊底轉換 | 狹窄的走線或長焊盤會改變局部特性阻抗 Z₀ | 使用短而光滑的錐形，並保持墊片長度與間隙一致 |
| 微分對中的不對稱性 | 間距不等或環境會改變每條線的阻抗 | 保持間距緊密且均勻，保持間隙不變，並匹配對長 |
多層PCB中的PDN與通路阻抗
配電網路（PDN）與通孔也有阻抗，會影響多層板的雜訊、漣波及訊號品質。平面對像分布式電容器和傳輸線，而通孔則為周圍平面增加串聯電感和電容。
| 相位 | PDN 平面對 | 訊號或電力來源 | |
|---|---|---|---|
| 角色 | 將直流與交流電的電流分散於各方面 | 連接各層以傳遞訊號或電力 | |
| 期望阻抗 | 在所需頻率範圍內非常低 | 接近它所連接 | 的線路阻抗 |
| 主要貢獻者 | 平面間距、平面面積與解耦電容器 | 透過長度、孔徑及墊片/對墊尺寸 | |
| 頻率行為 | 平面與電容器的配置產生共振 | 在高頻時看起來更具感應性，且對平面的電容 | |
| 設計目標 | 保持阻抗低且平坦，以減少下垂和噪音 | 保持路徑短、低電感，並避免長的 via stub |
結論
阻抗影響 PCB 上的訊號形狀、時序、反射及電磁干擾（EMI）。複數阻抗顯示實數與無效元件，以及頻率偏移，這些影響佔主導地位。當走線作為傳輸線時，特徵阻抗導引會測量尺寸與間距。現場求解器、TDR 和 VNA 都證實了結果。在通孔、接頭、平面間隙和焊盤處小心處理，可以減少不匹配和噪音。
常見問題 [常見問題]
阻抗相位角告訴你什麼？
它判斷電路是電阻（接近0°）、電感（正電）還是電容（負電）。
為什麼真實電容器在高頻下不會保持「低阻抗」？
它的 ESL 會取代自共振，阻抗開始像電感器一樣上升。
什麼是PDN目標阻抗？
它是電壓下墜的PDN極限：Ztarget = ΔV / ΔI。
皮膚效應和介電損失在高頻下會做什麼？
皮膚效果會增加 AC 的抗性。介電損耗會增加訊號損失。
什麼是奇模阻抗？
它是當差動對攜帶相等與相反訊號時所見的阻抗。
製造後哪些位移控制阻抗？
介電厚度、銅厚度及刻痕形狀會改變最終阻抗。
