邏輯分析儀有助於顯示數位訊號隨時間的變化，以及不同線路如何協同運作。這讓時間、協議活動和溝通問題更容易被察覺。本文說明邏輯分析儀的運作方式、如何設定、如何捕捉與研究訊號，以及如何使用其工具進行清晰且詳細的分析。
邏輯分析儀概述
邏輯分析儀捕捉快速數位訊號，並顯示它們在多個通道中隨時間的變化。它不像示波器那樣顯示類比波形，而是專注於數位時序、協定解碼，以及多條訊號線協同運作的行為。這使得它在檢查微控制器、嵌入式系統、通訊匯流排、FPGA 及多板配置時非常有用。
現代邏輯分析儀透過時序圖、封包視圖、狀態視圖及事件清單來呈現資料。這些工具使得識別示波器無法發現的時序問題、同步問題、協定錯誤及邏輯衝突變得更容易。
基於此，下一步是學習邏輯分析儀如何從連接到最終訊號審查。
邏輯分析儀工作流程
步驟 1 - 連結
這步驟是關於正確安裝探針。它們應設置在乾淨且穩定的訊號點，短接地線有助於保持讀數清晰。分析儀的電壓必須與訊號電平相符，例如1.2V、1.8V、3.3V或5V。探針線也應避免切換電源線路，以避免雜訊。
步驟 2 - 設定
此步驟使分析儀準備好記錄訊號。頻道名稱可重新命名以便更方便追蹤，且應選擇合適的模式、時序或狀態。取樣率應至少比訊號頻率高出4×到10×。觸發器需要設定以捕捉關鍵事件，且記憶體深度應包含觸發前後的資料。
步驟 3 - 吃子
在此階段，當觸發條件達到時，錄音即開始。觸發前的數據提供了有用的背景資訊，且較長的擷取視窗讓完整數位活動更為容易。條件觸發器有助於捕捉偶爾出現的訊號。
步驟 4 - 分析
此步驟將擷取的資料轉化為清晰資訊。可用游標和尺子檢查時序，分析器也能解碼 I²C、SPI、UART 和 CAN 等協定。搜尋工具和書籤讓查找資料中的基本事件變得更容易。
有了這些結果，可以更清楚哪些通道和取樣率效果最佳。
邏輯分析儀通道計數與取樣率選擇
推薦頻道數量
• UART、I²C、SPI：2–6 通道
• MCU 匯流排：8–24 頻道
• 平行記憶體系統：16–64+ 通道
• FPGA或密集數位設計：32–136通道
取樣率選擇
| 禮儀 | 典型頻率 | 建議取樣率 | 目的 |
|---|---|---|---|
| UART | 9.6–115 kbps | 1–5 MS/s | 保持時間邊界清晰 |
| I²C | 100 kHz–3.4 MHz | 10–20×匯流排速度 | 顯示時鐘拉伸與時間變化 |
| SPI | 1–50 MHz | ≥200 MS/s | 處理快速訊號轉換 |
| 可以 | 500 kbps–1 Mbps | 10–20 MS/s | 維持精確的位元時序 |
| 平行匯流排 | 變化 | ≥4× 最高邊緣率 | 保持時間關係一致 |
邏輯分析儀中的觸發類型
邊緣觸發器
邊緣觸發器會對數位訊號中的上升或下降轉換做出反應。它幫助邏輯分析儀精確捕捉訊號切換狀態的活動。
模式觸發
模式觸發器會監控多個通道中特定的位元條件。它讓邏輯分析儀在訊號與特定模式相符時開始記錄。
序列觸發
依序觸發事件依序執行。它允許邏輯分析儀僅在一個事件接著另一個事件發生時捕捉活動。
持續觸發
持續觸發器檢查訊號保持高電平或低頻的時間。它幫助邏輯分析儀偵測比預期更短或更長的脈衝。
一旦觸發器捕捉到正確的資料，協定解碼有助於解釋資料的意義。
邏輯分析儀中的協定解碼與高階分析
協定解碼器提供
• 框架重建
• 位址與指令解釋
• 資料擷取
• CRC 或奇偶校驗錯誤旗標
• 人類可讀日誌
支援協定
• I²C、SPI
• UART
• CAN，LIN
• USB LS/FS
• 1線、SMBus、I³C
• 南達格特格
• 平行公車
邏輯分析儀的探測與接地
有效探查步驟
• 使用短接地線
• 避免使用跳線處理5–10 MHz以上的訊號
• 使用高品質探針夾
• 保持探針線短
• 遠離嘈雜區域，例如開關調節器
常見錯誤
• 浮動場地
• 長感應導線
• 鬆動的夾子或焊接點不均勻
• 通道極性錯誤
• 差分訊號探測錯誤
邏輯分析儀訊號完整性
探針負載效應
探針負載可能會改變數位訊號的形狀，導致邏輯分析儀錯誤解讀資料。它可能減慢上升與下降時間、使邊緣圓滑、使脈衝消失、產生假轉換，並導致解碼失敗。這些變化會影響訊號的外觀以及捕捉效果。
常見症狀
當訊號完整性不佳時，邏輯分析儀可能會顯示示波器無法偵測的問題。這些症狀包括分析儀上僅出現的故障、隨機協定錯誤、時序不匹配，以及偶爾出現的幽靈訊號。這些跡象顯示探測裝置或訊號路徑受到影響。
驗證問題的方法
• 將訊號與示波器進行比較
• 縮短探針線
• 稍微降低取樣率以暴露混疊現象
• 探針靠近訊號源
使用多種工具搭配邏輯分析儀
示波器
示波器顯示訊號的形狀，包括振鈴、雜訊和電壓變化。它有助於檢查邏輯分析儀所捕捉到的電氣品質。
邏輯分析儀
邏輯分析儀專注於時序。它顯示訊號何時改變、頻道間的關聯，以及數位通訊是否保持同步。
韌體日誌
韌體日誌會顯示 CPU 在程式碼執行時的運作。它們幫助將邏輯分析儀的訊號活動與系統嘗試執行的事連結起來。
工具結合的好處
將這些工具結合使用，能更容易理解整體狀況。示波器顯示波形，邏輯分析儀顯示時序，韌體日誌則顯示系統行為，有助於更快找出根本原因。
進階邏輯分析儀應用
FPGA 內部匯流排分析
邏輯分析儀協助讀取並時間檢查內部FPGA模組間的訊號，顯示晶片內的資料如何移動。
DDR 與平行記憶體監控
它追蹤快速記憶體線路，並顯示每個記憶體週期中位址、資料與控制訊號是否正確對齊。
JTAG 與 SWD 除錯
它會監控 JTAG 或 SWD 線上的數位圖案，讓你能追蹤重置事件、指令步驟和晶片通訊。
CAN、LIN與FlexRay訊號
它捕捉汽車匯流排訊號，並排版每個幀，使時間與資料流清晰。
多板通訊
它展示了板子之間如何透過錄製共享的數位線路，並檢查訊息是否在正確時間抵達。
這些用途常常導致常見的訊號問題，分析儀可協助修正。
邏輯分析儀解決常見訊號問題
| 問題 | 成因 | 邏輯分析儀修正 |
|---|---|---|
| I²C NACK 錯誤 | 裝置位址錯誤、上拉裝置弱或缺失、電壓不匹配 | 擷取 START →位址 → ACK，檢查 SCL/SDA 上升時間，確認拉取值（2.2k–10k） |
| SPI 位元錯位 | 位元移位，時鐘設定錯誤 | 檢查CPOL/CPHA，測量SCK與MOSI之間的時間點，並確保轉移過程中CS保持低 |
| UART 框架或奇偶性問題 | 波特率不匹配、訊號中斷、時機不佳 | 匹配波特率、縮短電纜距離、增加停止位元、檢查波形邊緣 |
你應該知道的邏輯分析儀規格
| 特色 | 意義 | 簡單、清晰的規格 |
|---|---|---|
| 頻道 | 更多頻道讓邏輯分析儀同時監控多條數位線路。 | 微控制器為 16–32，大型系統為 64+ |
| 取樣率 | 較高的取樣率有助於邏輯分析儀捕捉快速邊緣而不跳過細節。 | 普通匯流排為200 MS/s，高速線路為1 GS/s |
| 記憶體深度 | 更多記憶體能儲存較長的錄音，因此訊號可以無斷續續地被審查。 | 128 MB 或以上 |
| 電壓範圍 | 可調輸入電平確保分析儀安全且相容於不同邏輯電平。 | 1.2–5.0 V 可調 |
| 協定解碼器 | 內建解碼器將原始訊號轉為可讀資料，使除錯更順暢。 | 至少要有 I²C、SPI 和 UART |
| 探測器 | 好的探頭能減少訊號失真並保持波形乾淨。 | 低電容探頭 |
| 軟體 | 實用的軟體工具讓審查擷取更快速且更有組織。 | 搜尋、書籤與腳本支援 |
| 自動化 API | API 允許分析器由腳本控制，進行可重複測試。 | Python 或 CLI 存取 |
結論
邏輯分析儀透過顯示時間、訊號流及協定細節，使數位活動更易理解。透過適當的探測、正確的取樣率及適當的觸發設定，捕捉到的資料變得清晰且可靠。結合其他工具，也能確認訊號品質，並揭露影響通訊、時序及系統行為的問題。
常見問題 [常見問題]
邏輯分析儀能測量類比電壓嗎？
不。邏輯分析儀只讀取數位高低頻。它無法顯示電壓等級或波形形狀。
什麼是內部邏輯分析儀？
它是內建於裝置內部的邏輯分析儀，類似FPGA。它捕捉外部無法探測的內部訊號。
邏輯分析儀擷取檔案的大小可達多大？
當使用多個通道和高取樣率時，擷取檔案可達數百兆位元組。
邏輯分析儀能長時間連續錄音嗎？
是。部分型號支援串流模式，將資料傳送至電腦進行長期錄製。
邏輯分析儀如何處理不同的電壓？
通道必須與訊號電壓相匹配。如果沒有，則需要使用電平變速器或轉接器來防止損壞。
邏輯分析儀資料可以匯出到哪些格式？
常見格式包括原始資料的 CSV 檔案、波形檢視器的 VCD，以及儲存的設定與解碼廠商專案檔案。