NAND 閘是數位電子學中最常用的組件之一，驅動從簡單邏輯電路到先進處理器與記憶體系統的各種裝置。作為通用閘，NAND 閘能重現任何其他邏輯功能，成為電路設計、優化及半導體架構的基礎。本文將說明 NAND 閘的運作方式、類型、應用及實際實作。
什麼是 NAND 閘？
NAND 閘執行 NOT-AND 操作。只有當所有輸入都是高電平（1）時，它才會產生低電平（0）輸出。在其他輸入情況下，輸出保持高電平（1）。由於 NAND 閘本身能產生 AND、OR、NOT、XOR、XNOR 及更複雜的電路，因此被歸類為通用邏輯閘。
布林表達式
對於兩個輸入 A 和 B，輸出 X 為：
X = （A ·B)′
這表示輸出是 AND 閘的反轉結果。
NAND 閘是如何運作的？
NAND 閘會檢查輸入狀態，並保持輸出為高電平，除非所有輸入同時變高電平。只有當所有輸入都處於邏輯 1 時，閘極才會將輸出切換為低電位。這種行為使 NAND 閘天生適合於失效安全及主動低電平狀態下，當低電平輸出代表驗證或觸發事件時。由於只要任何輸入為低電平，輸出就會保持高電位，閘極有助於防止意外啟動並提升抗噪能力。因此，NAND 閘在需要確認多個訊號後才允許低電平響應的電路中非常有用。
NAND閘符號、真值表與時序圖
象徵
真值表（2輸入NAND）
| A | B | 輸出 |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
時序圖說明
NAND 閘的時序圖展示了隨著輸入訊號隨時間變化，輸出如何回應。它顯示輸出保持高電平直到所有輸入轉換為高電平，此時輸出在小幅傳播延遲後切換為低電平。此延遲會依輸出是從高電平移動到低電平，或從低電平到高電平而變化，分別為 tpHL 與 tpLH。整體而言，圖示強調輸出總是略微延遲輸入躍遷，且所得波形是邏輯積 A·B 的即時反向。
NAND 閘門的類型
NAND 閘有各種輸入配置，但基本規則相同：只有當所有輸入皆為高電平時，輸出才會變為低電平。兩種不同的差異在於它們能同時評估多少訊號，以及它們幫助簡化的邏輯複雜度。
2輸入NAND閘
2輸入 NAND 閘是最常見的版本，接受兩個輸入並產生單一輸出。其簡潔性使其非常適合建構基本邏輯函式、級聯階段，並成為許多中小型數位設計的核心。
三輸入 NAND 閘
三輸入 NAND 閘評估三個輸入訊號，讓你能在不增加閘的情況下結合更多控制條件。此設計減少元件數量，且在需要同時監控多個啟用或阻斷訊號的電路中非常有用。
多輸入（n-Input）NAND 閘
多輸入 NAND 閘能同時處理大量訊號，使其在解碼器、位址邏輯及高密度數位功能中表現優異。除非所有輸入皆為高電平，否則輸出仍保持高電平，從而實現複雜條件的緊湊處理。為了維持可預測的行為，未使用的輸入應綁定邏輯高頻。
NAND閘的電晶體級操作
基本的 NAND 閘可透過兩個 NPN 電晶體串聯於下拉路徑實現。此配置直接反映 NAND 的真實行為，即只有當所有輸入皆為高電平時，輸出才會降為低電平。
在此設計中，每個輸入驅動一個 NPN 電晶體的基極。集極與輸出節點接合，輸出節點由電阻（或主動負載）拉升。發射器串聯接地。為了讓輸出變為低電平，必須同時開啟兩個電晶體，讓電流從輸出節點流向接地。如果任何電晶體仍保持關閉，下拉路徑不完整，因此輸出透過上拉電阻保持高電平。
本質上，串聯電晶體在下拉網路中表現為與閘，而上拉電阻提供反相，從而產生整體的NAND功能。
輸入案例與電晶體行為
| A | B | 電晶體狀態 | 輸出 |
|---|---|---|---|
| 0 | 0 | 兩個電晶體 OFF | 1 |
| 0 | 1 | 電晶體 A 關閉，B 開啟 | 1 |
| 1 | 0 | 電晶體 A 開，B 關 | 1 |
| 1 | 1 | 兩個電晶體 ON | 0 |
當兩個輸入皆為高電平時，電晶體飽和並形成完整的接地路徑，使輸出降至低電平。在其他情況下，輸出都維持為高電平。
NAND 閘門的應用
• 通用邏輯構造：NAND 閘是數位邏輯的基礎，因為任何其他閘、AND、OR、NOT、XOR、XNOR，甚至複雜的組合電路，都可以僅用 NAND 建構。這使得NAND成為IC設計與邏輯最小化的首選組件。
• 處理器邏輯模組：現代 CPU 與微控制器在算術與控制電路中使用基於 NAND 的邏輯。ALU、指令解碼器及各種暫存器階段常依賴 NAND 結構，因其速度快、電晶體數少且易於整合進 CMOS 邏輯家族。
• 記憶體單元：許多記憶體架構依賴 NAND 閘行為來儲存與維持邏輯狀態。SRAM 和 DRAM 單元使用 NAND 基礎的鎖存結構來穩定儲存資料，而序列電路中的觸發器則利用交叉耦合的 NAND 閘來建立雙穩態記憶體元件。
• 資料路由電路：數位系統使用NAND衍生邏輯來實現路由與選擇電路，如編碼器、解碼器、多工器及解多工器。這些電路負責管理匯流排與子系統間的資料流、訊號選擇及位址解碼。
• 訊號調理與控制：NAND閘用於塑造和管理訊號，執行反轉、閘控（允許或阻擋訊號）、鎖存，以及簡單的脈衝產生或整形等任務。其快速切換特性使其非常適合時序、同步及邏輯清理。
NAND 閘的優缺點
優點
• 通用閘功能：單一閘類型可實現任何數位邏輯功能，簡化電路設計與教學環境。
• 減少元件多樣性：主要使用 NAND 閘可減少原型機與生產系統所需不同 IC 或閘類型數量。
• 針對CMOS優化：NAND結構使用比許多同等邏輯功能更少的電晶體，導致靜態功耗較低且切換效率高。
• 緊湊邏輯實作：複雜的數位模組，如鎖存器、解碼器和算術電路，在基於 NAND 邏輯時，通常可以用較少的電晶體實現。
缺點
• 可能需要更多邏輯層級：當僅由 NAND 閘構建整個電路時，有時需要額外的閘級以複製較簡單的功能如 OR 或 XOR。這增加了設計複雜度。
• 轉換設計中較高的傳播延遲：額外的 NAND 轉換層會帶來額外的傳播延遲，這會稍微影響高速系統的時序效能。
• 潛在更大的電路板封裝（離散形式）：若僅用多個獨立IC封裝而非整合解決方案實現純NAND邏輯，電路可能佔用更多PCB空間，且布線工作量增加。
CMOS NAND 閘門
CMOS NAND 閘利用互補的 PMOS 與 NMOS 電晶體網路，以達成低功耗與強效切換效能。這種設計確保大多數輸入組合的輸出保持高電平，只有當所有輸入都高電平時才會降為低電平。
CMOS 結構
• 上拉網路（PUN）：兩個PMOS電晶體並聯連接。如果任何輸入是低電平，至少有一個PMOS會開啟，將輸出拉高電平。
• 下拉網路（PDN）：兩個 NMOS 電晶體串聯連接。PDN 僅在兩個輸入皆為高電平時導通，輸出為低電平。
這種互補行為確保了正確的 NAND 邏輯，同時提供卓越的功耗效率與抗噪能力。
• 當輸入 = 0 時，PMOS 電晶體導通，提供強上拉路徑。
• 當輸入 = 1 時，NMOS 電晶體導通，提供強下拉路徑。
透過將 PMOS 並聯排列，NMOS 串聯，電路自然執行 NAND 邏輯功能。
CMOS NAND 操作表
| A | B | PMOS 行動 | NMOS 行動 | 輸出 |
|---|---|---|---|---|
| 0 | 0 | 開 – 開 | 關掉 – 關掉 | 1 |
| 0 | 1 | 開 – 關 | 關閉 – 開啟 | 1 |
| 1 | 0 | 關閉 – 開啟 | 開 – 關 | 1 |
| 1 | 1 | 關掉 – 關掉 | 開 – 開 | 0 |
此表顯示，除非兩個 NMOS 電晶體同時導通且完全符合 NAND 邏輯，否則輸出仍保持高電平。
NAND 閘 IC
以下是擴充的 IC 比較表，適用於 SEO 與實用性。
| IC 編號 | 邏輯家族 | 說明 | 電壓範圍 | 傳播延遲 | 註釋 |
|---|---|---|---|---|---|
| 7400 | 時間線 | 四邊形2輸入NAND | 5V | \~10ns | 標準 TTL 邏輯 |
| 74HC00 | CMOS | 高速、低功率 | 2–6V | \~8ns | 現代 5V/3.3V 系統的理想選擇 |
| 74LS00 | TTL-肖特基 | 比TTL快 | 5V | \~9ns | 功率低於標準 TTL |
| 74HCT00 | CMOS（TTL 電平輸入） | 相容於 5V MCU | 4.5–5.5V | \~10ns | 用於微控制器板 |
| 4011 | CMOS | 廣泛的供應範圍 | 3–15V | \~50ns | 適用於類比/數位混合電路 |
| 74LVC00 | 現代CMOS | 超高速、低壓 | 1.65–3.6V | \~3ns | 用於高速邏輯介面 |
僅使用NAND閘建構其他邏輯閘
由於 NAND 閘是通用閘，你可以只用 NAND 閘重建所有基本邏輯功能。這在積體電路設計、邏輯簡化及自訂組合模組建構中特別有用。
非閘門（逆變器）
NAND 閘可以透過將兩個輸入連接到同一訊號來作為 NOT 閘。當兩個輸入綁在一起時，閘會評估這個單一值，就像它被套用兩次一樣。當輸入為高電平時，閘極看到（1,1）並輸出為低電平;當輸入為低電平時，閘對（0,0）並輸出為高電平。此配置產生原始訊號的邏輯反向，使單一 NAND 閘能作為緊湊且可靠的反相器運作。
AND Gate
只需兩個 NAND 閘即可建立 AND 閘。首先，輸入會進入 NAND 閘，產生一個反向的 AND 輸出，（A·B)’.這個結果接著會被導向第二個 NAND 閘，其輸入端相互綁定，導致訊號再次反轉。第二次反演抵消了第一個，得到真正的 AND 函數 A·B。這種兩階段配置允許僅 NAND 的設計複製標準 AND 邏輯。
OR 門
基於 NAND 的 OR 閘是先用兩個獨立的 NAND 閘反相每個輸入，每個閘在兩個腳位接收相同輸入。這會產生 NOT A 和 NOT B 的結果。這些反轉訊號接著會被送入第三個NAND閘，根據De Morgan定律，該閘輸出相當於A或B的訊號。結合這三個 NAND 閘，最終訊號的行為與標準 OR 功能完全相同。
XOR / XNOR 閘
僅使用NAND閘實作XOR閘通常需要四個或更多階段，視所選設計及優化程度而定。為了獲得 XNOR 函數，會使用額外的 NAND 閘來反演 XOR 輸出，產生邏輯等價運算。數位系統中需要 XOR 與 XNOR 功能，出現在半加法器與全加法器、奇偶校驗產生與檢查電路、等式比較器，以及各種需要精確位元級比較的算術與訊號完整性應用中。
使用NAND閘的電路範例
NAND 閘不僅限於理論邏輯，它們出現在許多用於控制、定時、記憶體及訊號產生的實務電路中。以下是一些常見實作的實際範例。
LED 控制電路
NAND 閘可以控制 LED 在所有輸入組合下保持亮起，除非所有輸入都是高電平。這使得它適合用於警示指示、系統就緒或電力正常的訊號，以及簡單的狀態監控，任何低電位輸入都應該觸發可見的反應。
SR 鎖扣
兩個交叉耦合的 NAND 閘形成一個 SR（設定–重置）鎖存，可儲存單一位元。該電路會維持輸出狀態直到輸入指令變更，為觸發器、緩衝區、暫存器及 SRAM 單元提供基本的基礎組件，應用於數位系統中。
基於 NAND 的振盪器
NAND閘與RC時序網路結合可產生連續方波振盪。透過將部分輸出回饋到閘極的其中一個輸入端，電容器以迴路方式充放電，產生計數器、微控制器、LED 閃爍器、音調產生器及其他定時電路的時鐘脈衝。
結論
NAND 閘仍然是數位邏輯設計中最多功能且強大的元件之一。其通用功能、高效的電晶體結構，以及在 CPU、記憶體和控制電路中的廣泛應用，使其成為現代電子中不可或缺的存在。了解 NAND 閘的運作方式，從電晶體層級到複雜系統，能讓你設計出更聰明、更快速且更可靠的數位系統。
常見問題 [常見問題]
NAND 邏輯與 NOR 邏輯的差別是什麼？
NAND 和 NOR 都是通用閘，但 NAND 只有在所有輸入都為高電平時才輸出低電平，而 NOR 只有在所有輸入為低電平時才輸出高電平。NAND在CMOS中通常速度更快且電晶體效率較高，因此在現代IC中更為廣泛使用。
為什麼數位IC設計中偏好使用NAND閘？
NAND 閘使用較少的電晶體，切換快速，且在 CMOS 中靜態功耗極低。這使得它們非常適合用於高密度且高效能的邏輯，如處理器、記憶體陣列和可程式邏輯裝置。
NAND 閘在未使用的輸入端下表現如何？
未使用的 NAND 輸入應該綁定在邏輯高電平。這可防止浮動節點、雜訊拾取及不可預測輸出，確保數位電路的邏輯行為穩定且一致。
NAND 閘可以作為簡單的逆變器使用嗎？
是。透過將 NAND 閘的兩個輸入連接到同一訊號，閘會輸出輸入的邏輯反向訊號。這使得單一 NAND 閘能夠作為可靠的 NOT 閘運作。
如果 NAND 閘輸入變化緩慢，而非乾淨切換會發生什麼事？
緩慢或雜訊較大的輸入轉換可能導致不必要的輸出故障或多次切換事件。為避免這種情況，設計師常使用施密特觸發輸入或緩衝級，在輸入訊號到達 NAND 閘前先清理並銳化。