現代電子系統依賴準確的時鐘訊號才能正常運作。兩種常見的定時解決方案是 PLL 合成器和晶體振盪器時鐘。理解這兩種技術的差異很重要，因為每種技術解決不同的設計問題。本文將討論 PLL 合成器與晶體振盪器的運作方式、它們在實際應用中的比較，以及如何為你的設計選擇合適的時序解決方案。
什麼是 PLL 合成器？
PLL 合成器，或稱相位鎖環合成器，是一種電子電路，透過將一個訊號鎖定到參考時鐘，產生穩定且可調的頻率。它常用於通訊系統、無線裝置、處理器、無線電及時鐘產生電路，這些領域需要精確且靈活的頻率控制。
PLL 合成器的工作原理是比較參考訊號的相位與輸出訊號的相位。電路會自動調整輸出頻率，直到兩個訊號保持同步或「鎖定」為止。這使得系統能從單一參考來源產生多種不同頻率。
典型的 PLL 合成器包含幾個重要的區塊：
• 參考振盪器——通常是一種晶體振盪器，提供穩定的參考頻率
• 相位檢波器 – 比較參考訊號與反饋訊號
• 迴路濾波器 – 平滑校正訊號
• 電壓控制振盪器（VCO）-產生輸出頻率
• 頻分頻器 – 可調整反饋頻率以進行比較
PLL 持續監控並校正輸出頻率，即使在溫度、電壓或操作條件變化時，仍能維持同步。PLL 合成器可透過調整分頻器設定產生多種頻率。
什麼是水晶振盪鐘？
晶體振盪器時鐘是一種電子定時源，利用石英晶體產生穩定的時鐘訊號。當施加電壓時，晶體因壓電效應而以固定頻率振動。這種振動會被放入一個與放大器的反饋迴路中，放大器會持續振盪並補償訊號損失。
如圖3所示，晶體與放大器及輸出緩衝器協同工作，形成穩定的時脈輸出。放大器維持晶體振盪，而緩衝器則加強並隔離訊號，然後送入系統時脈網路。這有助於維持數位電路的乾淨且可靠的時序訊號。
振盪器電路接著將訊號轉換成標準邏輯電平，供處理器和電子系統用於時序與同步。在許多產品中，晶體、放大器和輸出緩衝器會被整合在一個密封的振盪器模組中，稱為晶體振盪器（XO）。
差異：PLL 合成器與晶體振盪器
| 特色 | PLL 合成器 | 晶體振盪器 |
|---|---|---|
| 主要功能 | 產生可程式頻率與同步時鐘 | 產生固定且穩定的參考頻率 |
| 運作原理 | 使用鎖相迴路將輸出頻率鎖定於參考訊號 | 利用石英晶體振動來產生穩定的振盪 |
| 頻率類型 | 可變與可程式化 | 固定頻率 |
| 頻率彈性 | 高 | 低 |
| 典型頻率範圍 | kHz 到 數 GHz | 通常頻率從 kHz 到 數百 MHz |
| 頻率乘法 | 支持中 | 未直接支持 |
| 頻率分配 | 支持中 | Limited |
| 參考資料要求 | 通常需要外部參考時鐘 | 獨立運作 |
| 共同參考來源 | 晶體振盪器或 TCXO | 石英晶體 |
| 啟動時間 | 較長是因為需要鎖定流程 | 在許多應用中更快 |
| 鎖定機構 | 需要相位鎖定以穩定輸出 | 不需要鎖定程序 |
| 電路複雜度 | 高 | 簡單 |
| 設計困難 | 更困難 | 更簡單 |
| 耗電量 | 通常更高 | 通常較低 |
| PCB 佈局靈敏度 | 對噪音與迴路佈局敏感 | 較不敏感 |
| EMI 易感性 | 在射頻設計中更靈敏 | 基本時鐘電路的較低 |
| 訊號純度 | 降低是因為 PLL 會增加噪音和抖動 | 更乾淨的輸出訊號 |
| 時鐘同步 | 非常適合多時脈系統 | Limited |
| 多頻輸出 | 支持中 | 通常單一輸出頻率 |
| 可調頻率輸出 | 是的 | 不 |
| 溫度穩定性 | 視參考來源而定 | 從好到優秀 |
| 共同穩定性度量 | 環路頻寬、相位雜訊、抖動 | PPM 精度 |
| 主要優勢 | 彈性頻率產生 | 高穩定性與乾淨時序 |
| 主要限制 | 新增抖動與設計複雜度 | 僅限固定頻率 |
| 最佳用途 | 射頻系統、CPU、無線通訊、時脈產生 | MCU、RTC、嵌入式系統、參考時脈 |
| 現代系統中的整合 | 常與晶體振盪器 | 常用作PLL參考來源 |
| 噪音過濾需求 | 對穩定運作很重要 | 要求較低 |
| 運作期間的頻率調整 | 有可能 | 通常不可能 |
| 高速系統適用性 | 太好了 | 沒有PLL支援的限制 |
| 可靠性 | 高且設計正確的環形 | 非常高 |
| 通訊系統中的典型應用 | 載波產生與同步 | 參考時間來源 |
為什麼晶體振盪器仍被現代電子學使用。
晶體振盪器仍被現代電子學使用，因為它們以簡單且低成本的電路提供準確且穩定的時序。石英晶體自然以特定頻率振動，對於需要可靠時序且不需複雜時鐘控制的系統非常有用。
當低抖動和低相位雜訊重要時，它們也被偏好使用。乾淨的時鐘訊號有助於微控制器、GPS模組、USB電路、通訊設備及測量設備更可靠地運作，且時序誤差更少。
另一個原因是可靠性。晶體振盪器電路通常需要較少元件、耗電更少，且比可程式時脈系統更易於設計。對於只需要一個穩定頻率的應用，晶體振盪器通常是較簡單且實用的選擇。
為什麼 PLL 合成器會被用於高速系統
PLL 合成器被用於高速系統，因為它們能將穩定的參考時鐘縮放成現代電子所需的更快時脈訊號。處理器、射頻電路、DDR記憶體、PCIe、乙太網路、Wi-Fi及藍牙系統常需精確的時脈控制以高速傳輸資料。
PLL 可調整並對齊系統不同部分的時鐘時序，有助於減少時序不匹配並支持可靠的資料傳輸。這使得它在多個電路必須以不同速度運作但仍保持同步的複雜設計中非常有用。
相位雜訊與抖動：哪一個表現較好？
晶體振盪器在相位噪聲和抖動方面通常優於 PLL 合成器。由於石英晶體本身能產生非常穩定且乾淨的訊號，晶體振盪器通常產生較少的時序變化，並在輸出時鐘中降低噪音。
低相位雜訊在射頻與通訊系統中非常重要，因為過多的雜訊會降低訊號品質、影響調變精度並增加通訊誤差。低抖動在高速數位系統中也很重要，因為時序不穩定可能導致資料錯誤和同步問題。
PLL 合成器可能引入額外的相位雜訊與抖動，因為它們依賴主動控制電路，如 VCO、相位檢波器和迴路濾波器。這些區塊產生的雜訊會影響輸出訊號，尤其是在高頻或PLL設計不良時。然而，現代 PLL 系統在適當設計並搭配穩定的參考時脈時，仍能達到良好的效能。
在實際應用中，晶體振盪器常被偏好用於乾淨的參考時序，而PLL合成器則用於需要靈活或更高頻率時鐘產生。
頻率穩定性與準確度比較
晶體振盪器通常能提供更好的原生頻率穩定性與精確度，因為石英晶體自然以精確頻率振動。其精度通常以百萬分之一（ppm）計算，使得即使溫度或電壓略有變化，也能維持穩定的時序。
PLL 合成器高度依賴參考時鐘的品質。PLL 可以維持精確的同步，但其整體穩定性仍受參考來源、迴路設計及操作條件影響。若參考時脈不穩定，PLL 輸出也可能受到影響。
在實際應用中，晶體振盪器常被偏好用於需要高度穩定參考時序的系統，例如GPS模組、即時時鐘及精密通訊電路。當系統需要頻率縮放、時脈同步或多個時鐘輸出，同時仍能維持可接受的準確度時，PLL合成器更為適用。
PLL 合成器與晶體振盪器的應用
PLL 合成器
CPU 與處理器時脈產生
現代處理器使用 PLL 合成器，從較低頻率的參考來源產生高速內部時脈。例如，使用STM32F407VGT6等IC的處理器會使用PLL區塊來提高時脈頻率，以加快指令處理速度。PLL 會將參考時脈相乘，並將同步的時鐘分配到不同的處理器區段。
Wi-Fi 與藍牙通訊系統
無線通訊晶片通常使用 PLL 合成器來產生射頻訊號和頻道調諧。像 ESP32 這類 IC 內建 PLL 電路，能產生穩定的 Wi-Fi 與藍牙傳輸頻率。PLL 有助於維持頻率同步，以確保無線通訊可靠。
乙太網路與 PCIe 介面
高速介面如乙太網路與 PCIe 依賴 PLL 合成器進行時脈恢復與資料同步。像是 Intel 乙太網路控制器 I210 這類裝置，使用基於 PLL 的時鐘系統來對齊傳送與接收的資料訊號。這提升了時序準確度，並支援穩定的高速資料傳輸。
射頻發射器與接收器
PLL 合成器廣泛應用於射頻通訊系統中，用於頻率合成與通道選擇。像 ADF4351 這類積體電路產生可調整的射頻頻率，這些頻率用於無線電、訊號產生器和無線發射器。PLL 將輸出頻率鎖定到參考來源以維持訊號穩定。
DDR 記憶系統
DDR 記憶體控制器使用 PLL 合成器來維持處理器與記憶體模組之間的同步時序。例如，現代晶片組與記憶體控制器IC使用PLL電路來產生DDR運作所需的高速時脈。這有助於提升記憶體頻寬與系統穩定性。
晶體振盪器
微控制器時序電路
晶體振盪器常被用作微控制器的定時源。像 ATmega328P 這類積體電路，常使用 16 MHz 晶體振盪器，以提供程式執行、通訊及周邊控制的精確時序。
即時時脈（RTC）模組
RTC 電路使用低頻晶體振盪器來保持精確時間。像 DS3231 這類裝置則使用 32.768 kHz 的晶體參考來執行時鐘與日曆功能。即使在長時間運作期間，晶體也能維持穩定的時序。
GPS 導航系統
GPS 接收器依賴晶體振盪器來精確的參考時序。像 u-blox NEO-6M 這類模組使用晶體基定時電路，以協助維持與衛星的精確訊號同步。穩定的時序能提升定位精度與訊號可靠性。
USB 通訊電路
USB 控制器需要穩定的時鐘訊號以維持適當的通訊速度與同步。像 FT232RL 這類積體電路使用晶體振盪器來產生精確的 USB 資料傳輸時序，連接裝置與電腦。
工業控制與測量設備
工業控制器與測量系統常使用晶體振盪器，因其抖動低且頻率穩定。像 PIC16F877A 這類裝置利用水晶時鐘來維持感測器、自動化系統和監控設備的可靠時序。
如何在PLL合成器與晶體振盪器之間選擇
• 如果您的系統只需要一個穩定的固定頻率，請選擇晶體振盪器。
• 若設計需要多個或可調整時脈頻率，請選擇 PLL 合成器。
• 在低抖動與低相位雜訊應用（如GPS、RTC及精密測量電路）中使用晶體振盪器。
• 使用PLL合成器用於高速系統，如CPU、DDR記憶體、乙太網路、Wi-Fi、藍牙及射頻通訊設備。
• 晶體振盪器通常更適合簡單且低成本且元件較少的設計。
• PLL 合成器更適合需要時脈同步與頻率縮放的複雜系統。
• 當低功耗及簡易印刷電路板佈局重要時，選擇晶體振盪器。
• 當多個電路必須以不同時脈速度運作但保持同步時，選擇 PLL 合成器。
• 晶體振盪器因其可靠性與穩定時序，常被嵌入式系統與工業控制器所偏好。
• PLL 合成器常用於現代通訊系統，當需要可程式頻率控制時。
PLL 合成器和晶體振盪器能協同工作嗎？
是的。如圖所示，PLL 合成器可使用晶體振盪器作為穩定參考源。13 MHz 參考時鐘進入 PLL 並通過 R 計數器，將其分割成較低的相位檢波器比較頻率。
相位檢波器會將此參考訊號與 VCO 輸出的反饋訊號進行比較。之後，低通濾波器將校正訊號平滑並控制 VCO。接著 VCO 產生更高的輸出頻率，例如所示範例中的 900 MHz。
N 計數器將 VCO 輸出分頻，並送回相位檢波器，形成一個反饋迴路。這使得 PLL 能夠將高頻輸出鎖定在穩定晶體參考。在此配置中，晶體振盪器提供精確與穩定性，而 PLL 則提供頻率倍增與調諧的彈性。
結論
PLL 合成器和晶體振盪器都是重要的時鐘來源，但它們的用途不同。晶體振盪器最適合需要穩定、精確且低雜訊固定時鐘的應用。PLL 合成器更適合高速且複雜的系統，這些系統需要多重時脈頻率、頻率縮放或同步。在許多現代設計中，這兩種技術是協同運作的：晶體振盪器提供穩定的參考時脈，PLL 則產生系統所需的更高或可調整頻率。選擇取決於你的設計是需要乾淨的固定時序還是靈活的高速時脈產生。
常見問題 [FAQ]
Q1。我怎麼知道晶體振盪器和 PLL 合成器哪個比較好？
晶體振盪器對於固定且穩定的時鐘來說更佳。當需要多個時脈頻率或多個輸出時，PLL 合成器會更適合使用。
Q2。PLL會讓時鐘更準確嗎？
不。PLL 遵循其參考時鐘的準確度。它可以改變頻率，但不會提升晶體的基本精度。
Q3。為什麼晶體振盪器通常比抖動更乾淨？
晶體振盪器的訊號路徑較為簡單。PLL 有更多內部控制區塊，若設計不當，可能會產生抖動。
第四季度。一個 PLL 在什麼時候比多個振盪器更好？
當板子需要大量時脈訊號時，PLL 更適合使用。它能減少零件數量、節省電路板空間，並簡化時脈分布。
Q5。使用 PLL 可能會遇到什麼問題？
PLL 可能會加入抖動、相位雜訊、鎖定時間延遲或輸出偏移。它還需要有效的電源濾波和良好的 PCB 佈局。
Q6。PLL 可以產生不同的時脈輸出嗎？
是的。PLL 可以從一個參考時鐘產生更高、更低或多個相關頻率。
第七季。何時應該使用擴頻 PLL ？
當需要降低電磁干擾時使用。它會稍微調整時鐘頻率以減少集中的電磁雜訊。
